GrokでハフマンエンコードをSystemVerilogで作らせてみたら正常に動作するものを作れなかった。
直接、SystemVerilogで生成させるとできなかったので一度、C言語で生成し、そこからSystemVerilogへ変換させていくとうまくいくかどうか確認してみた。
Grokで高位合成するようなもんだね。
いろいろ試してみたけど、やはりシーケンスの分解とバッファリングでいい結果ができない。
シーケンシャルな処理はSystemVerilogで生成できるけど、ちょっと複雑なところは学習データが少ないとうまくいかないいようですね。
Grokで回路を作るなら同等になるC言語とSystemVerilogを生成して、SystemVerilogで生成できないところだけど高位合成か自分でSystemVerilogに変換するとよいのかな。