とりあえず、RTLをリファクタリングしながらVerilog系のフォーマットをつぎのようにしてみた。
verible-verilog-format --inplace=true --assignment_statement_alignment=align
多少なりに可読性が上がっていればいいかな…
