今回はFSBLをVitisのIDEを使わないでビルドしていきます。
VivadoでImplimentを実行して正常に配置配線が完了するとultra96v2/ultra96v2.runs/impl_1/
にhwdefファイルが生成されます。
まずは便宜上、hwdefファイルをコピーします。
$ mkdir fsbl_hwdef
$ cd fsbl_hwdef
$ cp ../ultra96v2/ultra96v2.runs/impl_1/system_wrapper.hwdef ./
Vitisのツールでxsct(Xilinx Software Commandline Tool)を起動します。
$ xsct
そうするとxsctのプロンプトに入ります。
rlwrap: warning: your $TERM is 'xterm' but rlwrap couldn't find it in the terminfo database. Expect some problems.
****** Xilinx Software Commandline Tool (XSCT) v2019.2
**** SW Build 2700185 on Thu Oct 24 18:45:48 MDT 2019
** Copyright 1986-2019 Xilinx, Inc. All Rights Reserved.
xsct%
ここで次のように実行します。
xsct% set hwdsgn [hsi open_hw_design system_wrapper.hwdef]
xsct% hsi generate_app -hw $hwdsgn -os standalone -proc psu_cortexa53_0 -app zynqmp_fsbl -compile -sw fsbl -dir fsbl
xsct% exit
そうするとFSBLのビルドが始まります。
ビルドが完了するとfsbl/executable.elfが生成されます。
これが前回作成したfsbl.elfです。
前回はわざわざVitisを起動してfsbl.elfを作成したのですがGUIを立ち上げるまでもなくたったの2行のコマンドを打ち込めばfsbl.elfを生成できます。
「fsblをデバッグするための設定方法」を勉強しましょう。