Ultra96でMIPI信号をリードする(3)

ISERDESE3のシミュレーションもできたので、これでMIPIのデータを取り込むことはできるだろう。

あえて書いていないけど、MIPIのデータを取り込むので差動信号の入力でISERDESE3に突っ込んでいる。

それとディレイを調整できるようにIDELAYE3も付けている。

今日はクロック入力を確認する。

UltraScale+ではクロック周辺の仕様が変わったので7SeriesまでのBUFRが使えない。

詳細は「UltraScale アーキテクチャ クロッキング リ ソース」に記載れている。

ISERDESE3には2分周を入力する必要があるのでクロックバッファにはBUFGCE_DIVを使用する。

ここはプリミティが変わっただけだと思って、Data LaneとClokc Laneを組み上げてインプリしてみたら・・・

[DRC BSCK-5] ISERDESE3_disallow_internal_divclk: ISERDESE3 u_csi_rx_lane0_phy/u_ISERDESE3 INTERNAL_DIVCLK pin use is not supported.

おーい、"Not Supported”って、どういうこと？

と、いうことで昨日のシミュレーションはやり直しです。