夏コミ用新刊の入稿も終えたので少し息抜きに来る8/26(土)の「SystemVerilogによるテストベンチ実践会(2017夏)」のために、SystemVerilogのお勉強を実施した。
開始したとか書いちゃうと、継続しなきゃならないので自滅する前に「実施」としてみた。
これはググればすぐにでてくるのでググればよいでしょう。
Direct Programming Interfaceの略だそうで、SystemVerilogと外部インターフェースとの接続を可能にする機能らしいです。
素晴らしいぃ〜!!!
これだけ覚えとけば、勉強会は乗り切れそうかな?
VivadoでサポートされていないSystemVerilogの構文は以下のものらしいです。
まぁ、使うようなのある?