10/2(金)は新横浜で開催されたDSF 2015に行ってきた。
セミナー自体は楽しくかなりヒントを得られたので、良かった。
いろいろ総括すると、こんなフローが出来上がる。 C言語でアルゴリズム作って、検証して、検証したソースをそのままシミュレーションでも使って、出来上がったら、Verilog HDLをカスタムして・・・
こんな感じでバンバン回してTATを速くして、ガンガンリリースだなぁ。
ここで無償で出来ないのが高位合成かぁ・・・
まぁ、これはFPGAの開発フローなだけで、ここにアプリケーションまでシステム全体のフローを書き込むとちょっと、図が大きくなる。
まぁ、それよりも世間が狭いこと・・・。 以前の会社で一緒に仕事をしていた人と久々に出会った。 出会ってそうそう、「そんな会社に移ったの？」って、そんなこと言わないでよ〜(^-^;
