JPEG DecoderをIP化して、Zynqに組み込んでみた。
JPEG Decoderは昔、自作したIPコアなのでカスタムIPを使ってIP Integratorってことで・・・
JPEG Decoderを中心にXilinxのAXI IPコアを使用してDMAとFIFO×2、GPIOでレジスタ制御をするように構成。
そしたら、JPEG Deocder処理の部分だけで下図のようにエラいことになってきた。
![](./files/502318775731145.png" width="480)
Zynqも含め、全体像で見るとこんな感じ。
少し大きめの回路になってきました。
![](./files/521175146570033.png" width="480)
ここまでできたら、Synthesisして、Implimentして、BITファイルとFSBLを作るだけです。
今日はここまでをSDカードに書き込んでZedBoardで起動して、起動できたのでOKで、Linuxアプリは明日、作成しましょう。
明日は下記を作成して、JPEG Decoderを確かめる。
・DeviceTree
・DMAアプリ
JPEG Decoderのところはconcatを使ったのでビット反転することを忘れないようにしないと・・・
