もしかしたら、初めて大船で降りたかもしれない。

通勤時間をさけて、武蔵小杉から大船終点の湘南新宿ラインに乗ったので座って移動することができた。

githubのリポジトリの整理を始めました。

今回の整理では少し汎用で使用できる機能モジュールごとにリポジトリを分割して、それらを使う上位層の機能モジュールではsubmoduldeとして呼び出そうと思っています。

submoduleで散らかってしまうのかな？

以前、バレルCPUを解説したら「ハイパースレッドだね」と言われたことがあったんだけど、

ハイパースレッド

ハイパースレッドとは同時実行であり、

• 物理コアを2つの論理コアとして、CPUが同時に2つの命令を実行する

である。

バレル

バレルはタスクのパイプライン化であり、

• CPUの各ステージが複数のタスクを同時に実行している

ということ

でいいのかな？

いくつか古いRTLが必要になったのでgithubのRTLを整理し始めました。

整理していると自分のクソコードが出てくる始末…

ついでにRTLをいぢりながら、合成を試しているとLUT数が少なくなる代わりに周波数が落ちるはずの回路がVivadoだとLUT数が増えたり、Efinityだと動作周波数も上がったり、論理合成と配置配線って難しいなぁと改めて感じた。

RISC-Vのステージの流れはつぎのようになるよね。

5ステージに見えるけど、4ステージで考えてもいいのかな？

もうちょっと、ちゃんとした図を描けばいいよね…